oreo.kr 디지털 논리 설계 - Altera Max+plus II 스탑워치 설계 > oreo6 | oreo.kr report

디지털 논리 설계 - Altera Max+plus II 스탑워치 설계 > oreo6

본문 바로가기

oreo6


[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다. ]


디지털 논리 설계 - Altera Max+plus II 스탑워치 설계

페이지 정보

작성일 23-03-04 09:04

본문




Download : 디지털 논리 설계 - Altera.pptx




`
출 력
으로 리셋
모든 출력이 0으로 리셋




- CLK : 클럭입력 (100Hz)
디지털 논리 설계, Altera Max+plus,스탑워치 설계

③ CLR 버튼이 눌러지면 초기값인 00:00
0일때 정지모드, 1일때 증가모드
상세 說明(설명)


- mSEC_10_D : 0.1초단위 출력
디지털 논리 설계 -  Altera-5544_01.jpg 디지털 논리 설계 -  Altera-5544_02_.jpg 디지털 논리 설계 -  Altera-5544_03_.jpg 디지털 논리 설계 -  Altera-5544_04_.jpg 디지털 논리 설계 -  Altera-5544_05_.jpg
레포트 > 공학,기술계열

→ 00:00
강의시간에 배운 理論(이론)을 바탕으로
① 초기 설정 : 초기에 표시되는 값은
사용하여 설계한 팀 프로젝트

Altera Max+plus II program을
디지털 논리 설계 - Altera Max+plus II 스탑워치 설계
설명

② 시간 증가모드


Download : 디지털 논리 설계 - Altera.pptx( 31 )



다.

실제 상품화 될 수 있는 하드웨어를



- SEC_1_D : 초단위 1의자리 출력
입 력
- SEC_10_D : 초단위 10의자리 출력
결과입니다.`

START_STOP이 1이면 증가모드로 전환
- mSEC_1_D : 0.01초단위 출력



- CLEAR : 클리어입력, 0이 되면
순서

00(초):00(.00초)
- START_STOP : 시간증가 / 정지모드 입력

00:00 → 00:99 → 01:00 → 59:99
강의시간에 배운 이론을 바탕으로 실제 상품화 될 수 있는 하드웨어를 Altera Max+plus II 프로그램을 사용하여 설계한 팀 프로젝트 결과입니다.
Total 16,399건 770 페이지

검색

REPORT 11(sv76)



해당자료의 저작권은 각 업로더에게 있습니다.

oreo.kr 은 통신판매중개자이며 통신판매의 당사자가 아닙니다.
따라서 상품·거래정보 및 거래에 대하여 책임을 지지 않습니다.
[[ 이 포스팅은 제휴마케팅이 포함된 광고로 커미션을 지급 받습니다 ]]

[저작권이나 명예훼손 또는 권리를 침해했다면 이메일 admin@hong.kr 로 연락주시면 확인후 바로 처리해 드리겠습니다.]
If you have violated copyright, defamation, of rights, please contact us by email at [ admin@hong.kr ] and we will take care of it immediately after confirmation.
Copyright © oreo.kr All rights reserved.